| 科目コード | CI407 | ||||
| 科目名 | ハードウエア設計論 | 単位数 | 2単位 | ||
| 対象学科 | 制御情報システム工学科 | 対象学年 | 4年 | 開講期間 | 通年 |
| 科目区分 | 必修・選択 | 必修 | 履修/学修 | 学修 | |
| 授業形式 | 講義および演習 | 規定授業時数 | 60 | 実時間数 | 50 |
| 教員名（所属） | 中島栄俊（制御情報システム工学科） | 教員室 | 5号棟4F | ||
| 使用教科書 | 深山他「HDLによるVLSI設計 第２版」 共立出版 | ||||
| 参考書 | 小林芳直「ASICの論理回路設計」CQ出版社小林 優「入門Verilog HDL記述」CQ出版社 | ||||
| 科目の位置付けと関連科目 | 計算機工学Ⅰ、計算機工学Ⅱ | ||||
| 科目の概要 | ハードウエア記述言語（HDL）によるハードウエアの設計法に関する講義を行い、簡単な論理演算から順序回路、組み合わせ回路等の設計を行う。講義内容の理解を深めるために、随時コンピュータシミュレーションによる演習を行う。また年度後半では、各自に独自アプリケーションを製作してもらい、相互での評価を行う。 | ||||
| 授業方針 | 本講義ではハードウエア記述言語（HDL）を用いて１．ハードウエア設計の基本となる論理演算を記述２．基本的な組み合わせ回路を設計３．カウンター等の順序回路を設計４．FPGAで動作するアプリケーション作成、を行う | ||||
授業項目 | 時間 | 達成目標（習得すべき内容） |
| ガイダンス | ||
| ハードウエア記述言語（HDL）設計概略 | ハードウエア記述言語による回路設計の基礎について学習し、その内容を説明できる。 | |
| HDLの構文と意味 | HDLの構文と文法について理解し、記述ができる。 | |
| RTL回路の記述および検証 | RTLによる記述方について学習し、内容を理解する。また作成した回路の妥当性を検証するためのテストベンチの記述について理解し利用できる。 | |
| 組み合わせ回路 | 半加算器、全加算器、比較回路、エンコーダー、デコーダー等の組み合わせ回路を記述できるようになる。また動作検証用テストベンチを作成し、その動作について評価できる | |
| 順序回路 | カウンタ等の順序回路設計を行い、回路の記述およびテストベンチによる評価技術を習得し評価できる。 | |
| 応用回路製作 | FPGAボードを利用し、基本的な回路および時計が製作できるようになる。さらに、自由課題を通して回路を独自に設計し、その動作を評価できるようになる。 |
| 評価方法及び総合評価 | 定期試験（中間試験、期末試験）７０％、演習課題３０％として授業内容の理解度を総合評価し、６０％以上で合格とする。なお、演習課題の提出遅れは評価しない。 |
| 学習方法 | 授業に合わせて課題を設定していくので、その課題を必ず自力で解くこと |
| 学生へのメッセージ | 最初は非常に簡単ですが、自分で考えながら進めていかないと気づいたときには全くわからなくなっている可能性があります。必ず自分で考えて課題をやってください。 |
| 学修単位への対応 | 本科目は40時間程度のレポート課題を課す。なお、家庭ではverilogシミュレータを使って課題を進めることができる。 |
| 本校教育目標との対応 | JABEE学習教育目標との対応 | ||||