2013年度シラバス(熊本高等専門学校 熊本キャンパス)
科目コードCI407
科目名ハードウエア設計論 単位数2単位
対象学科制御情報システム工学科対象学年 4年開講期間通年
科目区分 必修・選択必修履修/学修学修
授業形式講義および演習授業時間数60実時間数50
教員名(所属)
中島栄俊(制御情報システム工学科)教員室
5号棟4F
使用教科書
深山他「HDLによるVLSI設計 第2版」 共立出版
参考書
 小林芳直「ASICの論理回路設計」CQ出版社
小林 優「入門Verilog HDL記述」CQ出版社
科目の位置付けと関連科目計算機工学T、計算機工学U
科目の概要ハードウエア記述言語(HDL)によるハードウエアの設計法に関する講義を行い、簡単な論理演算から順序回路、組み合わせ回路等の設計を行う。講義内容の理解を深めるために、随時コンピュータシミュレーションによる演習を行う。また年度後半では、各自に独自アプリケーションを製作してもらい、相互での評価を行う。
授業方針本講義ではハードウエア記述言語(HDL)を用いて
1.ハードウエア設計の基本となる論理演算を記述
2.エンコーダー、デコーダー等の組み合わせ回路を設計
3.カウンター等の順序回路を設計
4.FPGAで動作するアプリケーションの作成
ができるようになることを目的とする。

授業項目

時間

達成目標(習得すべき内容)

ガイダンス
1
ハードウエア記述言語
(HDL)設計概略
3
ハードウエア記述言語による回路設計の基礎について学習し、その内容を説明できる。
HDLの構文と意味
12
HDLの構文と文法について理解し、記述ができる。
RTL回路の記述および検証
12
RTLによる記述方について学習し、内容を理解する。また作成した回路の妥当性を検証するためのテストベンチの記述について理解し利用できる。
組み合わせ回路
8
半加算器、全加算器、比較回路、
エンコーダー、デコーダー等の組み合わせ回路を記述できるようになる。また動作検証用テストベンチを作成し、その動作について評価できる
順序回路
8
カウンタ等の順序回路設計を行い、回路の記述およびテストベンチによる評価技術を習得し評価できる。
応用回路製作
16
FPGAボードを利用し、基本的な回路および時計が製作できるようになる。さらに、自由課題を通して回路を独自に設計し、その動作を評価できるようになる。
評価方法及び総合評価定期試験(中間試験、期末試験)70%、演習課題30%として授業内容の理解度を総合評価し、60%以上で合格とする。なお、演習課題の提出遅れは評価しない。
学習方法授業に合わせて課題を設定していくので、その課題を必ず自力で解くこと
学生へのメッセージ最初は非常に簡単ですが、自分で考えながら進めていかないと気づいたときには全くわからなくなっている可能性があります。必ず自分で考えて課題をやってください。 
学修単位への対応本科目は40時間程度のレポート課題を課す。なお、家庭ではverilogシミュレータを使って課題を進めることができる。
本校教育目標との対応
(2),(3)
JABEE学習教育目標との対応
B-1(◎)